分野：テクノロジ系
中分類：コンピュータ構成要素
小分類：プロセッサ

パイプライン制御は、CPUで処理される1命令を、命令読出し(フェッチ)、解読(デコード)、アドレス計算、オペランド呼出し、実行 というような複数のステージに分け、各ステージを少しずつずらしながら独立した処理機構で並列に実行することで、処理時間全体を短縮させる技法です。命令を分割することで、1つの命令がすべて終わる前に次の命令の処理を開始することができるためスループットが向上します。パイプラインには各命令の実行時間が均一である必要があるため、プロセッサの内部構造がRISCアーキテクチャであることが望ましいとされています。

したがって正しい記述は「ウ」です。